• Podmínkový registr   [©P.M.]
• Zpracování skokových instrukcí   [©P.M.]

• překlad adresy ve virtuálním módu   [©P.M.]
• Translation Look-aside Buffers (TLB)   [©P.M.]

• 8 kB dvoucestnou set-associative cache s délkou řádku 64 Bajtů
• 32 položková dvoucestná set-associative I-TLB
• Machine State Register (zpracovává přerušení a supervisor call)
• podmínkový registr (příznaky pro větvení)

• 64 bitovou aritmetickou jednotku pro operace v pohyblivé řádové čárce (formát čísel podle IEEE 754 - dvojitá přesnost)
• 32 64 bitových registrů (s možností přejmenování)

• 32 bitová aritmeticko-logická jednotku
• 32 32 bitových obecných registrů
• jednotka adresace a ochrany paměti

• instrukci větvení
• instrukci, která pracuje s podmínkovým registrem
• aritmetickou instrukci pevné řádové čárky nebo load/store instrukci plovoucí řádové čárky
• instrukci jednotky plovoucí řádové čárky

1. IF - Instruction Fetch
   Načítání instrukce z instrukční cache. Instrukce se načítají po čtyřech a umisťují do instrukčního bufferu o délce 12 slov.
   
   
2. Disp/BRE - Instruction Dispatch and Branch Instruction Execute 
   Rozpoznávání instrukce, zpracování instrukcí v ICU - instrukce, které se týkají podmínkového registru a větvení, jsou zpracovány okamžitě a poté vypuštěny z instrukčního bufferu. Aritmetické instrukce jsou předány do jednotek FPU a FXU - tyto jednotky přijímají pouze nepřetržitý tok aritmetických instrukcí. Tomuto jevu se říká zero-cycle branches.
   
   
3. PD - Floating Point Predecode
   FPU provádí předdekódování instrukcí a přípravu na přejmenování registrů. Tato fáze je na stejné úrovni jako dekódování instrukcí FXU.
   
   FXD - Fixed Point Decode
   FXU dekóduje instrukce pevné řádové čárky a přistupuje do registrů pro operandy.
   
   
4. Remap - Register Rename
   Registrům plovoucí řádové jednotky jsou přiděleny fyzické registry.
   
   FXEX - Fixed Point Execute
   FXU vykonává instrukci. U load/store operací je vygenerována adresa, která je předána do datové cache.
   
   
5. FPD - Floating Point Decode
   FPU dekóduje instrukci a přistupuje do registrů pro operandy.
   
   C - Cache access
   FXU načítá data z datové cache do pevné nebo plovoucí řádové jednotky.
   
   
6. FPEX1 - Floating Point Execute
   První fáze vykonávání instrukce FPU.
   
   FXWB - Fixed Point Write Back
   FXU zapisuje výsledky instrukce do registrů. Pro instrukce, jejichž zdrojovým i cílovým operandem jsou registry (nebylo třeba přistupovat do cache), byl tento zápis proveden již v předchozím cyklu.
   
   
7. FPEX2 - Floating Point Execute
   Druhá (závěrečná) fáze vykonávání instrukce FPU.
   
   
8. FPWB - Floating Point Write Back
   FPU zapisuje výsledky instrukce plovoucí řádové čárky do registrů FPU.

• LT - menší (less then)
• GT - větší (great then)
• EQ - rovno (equal)
• SO - přetečení pro FXU (summary overflow) / UO - pro FPU je tento bit nedefinován (undefined order)

• Nastavení příznaku proběhlo již dříve: Jako u nepodmíněného skoku. Instrukce větvení může být zpracována ihned, v následujícím cyklu dochází k načítání instrukcí od nové adresy, z hlediska aritmetických jednotek nedochází ke ztrátě cyklu, nastává nulová prodleva při větveni (zero -cycle branches).
• Porovnávání a větvení je ve čtyřech instrukcích, které se provedou současně, pro správné provedení skoku se musí počkat na vyhodnocení podmínky. Něž dojde k vyhodnocení podmínky načítají se další instrukce. Po vyhodnocení podmínky může dojít k těmto dvěma případům:
  • skok nenastane - instrukce se dále načítají, do aritmetických jednotek se předávají již načtené instrukce, nedochází ke ztrátě cyklu.
  • skok nastane - instrukční buffer se vyprázdní a instrukce se načítají od nové adresy. V následujícím cyklu nelze předat instrukce do aritmetických jednotek, tím dochází ke ztrátě jednoho až tří cyklů, než se načtou nové instrukce. Počet ztracených cyklů závisí na vzdálenosti instrukce nastavující příznak od skoku.

• reálný mód - Používá se při startu systému a při obsluze některých přerušení. Nedochází k žádnému překladu, efektivní adresa je přímo rovna adrese fyzické. Adresový prostor je v reálném módu 4 GB.
• virtuální mód - Ze 32 bitové efektivní adresy se složí 52 bitová virtuální adresa, to jsou 4 PB adresového prostoru, používá se segmentace i stránkování.

• 4 bitové číslo segmentu
  Každý program má 16 segmentových registrů. Daný registr určuje tato položka. Nejvýznamnější bit obsahu registru určuje, zda se jedná o adresu v/v zařízení nebo paměť. Dolních 24 bitů tvoří ID segmentu.
• 16 bitový index stránky
  Těchto 16 bitů se složí s 24 bity ID segmentu a takto dostaneme 40 bitové číslo virtuální stránky. Tato adresa je přeložena pomocí TLB (Translation Look-aside Buffers) na 20 bitové číslo reálné stránky.
• 12 bitový offset
  Složením offsetu s virtuálním číslem stránky vznikne 52 bitová virtuální adresa a s reálným číslem stránky vznikne 32 bitová fyzická adresa.

• číslo virtuální stránky
• příznak platnosti
• příznak změny (zašpinění)
• úroveň ochrany
• 32 bitů zámku (4 kB/32 = 128 Bajtů je pod jedním zámkem)
• typ zámku (povolení čtení, zápisu, ...)
• 16 bitů čísla transakce TID
• ukazatel na další položku PFT (20 bitů)

• přímý (absolutní)
• nepřímý
• bázový
• báze spolu s indexem
• inkrementace a dekrementace ukazatelů

RS/6000 nemá jednotku pro práci s pohyblivou řádovou čárkou (Floating Point Unit, FPU) řešenou jako koprocesor, jako např. dřívější procesory fy Intel, ale je přímo integrována na CPU. To významně urychlilo výkon procesoru v této oblasti. Instrukce jednotek FPU a FXU mohou být vykonávány zároveň, FPU jednotka ale neprovádí LOAD/STORE operace, ty za ní vykonává FXU.
 

Architektura

• 32 64-bitových registrů pro zobrazení čísel dle normy IEEE 745 (znaménko-exponent-mantisa)
• 6 registrů pro přejmenovávání
• 2 registry pro dělení
• řídící registr FPSCR (Floating Point Status Control Register), který obsahuje stavové informace o výjimce při provádění FP operace
• "Předvídač" počáteční nuly (Leading Zero Anticipator, LZA), který urychluje detekování počáteční nuly (Leading Zero Detection, LZD) při normalizaci výsledku
• Instrukce - celkem 21 FPU instrukcí, např:
  • 13 aritmetických instrukcí pro sčítání, odčítání, násobení, dělení, zaokrouhlení a 4 speciální instrukce pro multiply&add operace
  • 6 instrukcí pro práci s FPSCR
  • 2 instrukce pro porovnávání, u kterých je možné určit, do kterého pole podmínkového registru se umístí příznaky.

FPU produkuje každý cyklus jeden výsledek v pohyblivé řádové čárce a zpoždění výkonné pipeline jsou jen dva cykly. Překladač proto využije maximálně efektivitu tak, že mezi dvě závislé operace vloží jednu nezávislou, aby se předešlo čekání.

Nejzajímavější částí FPU jednotky je speciální instrukce multiply-add, která provádí vynásobení dvou čísel a přičtení čísla A*B+C ve stejném čase jako samotné sčítání nebo násobení. Další výhody této instrukce jsou:

• menší zatížení sběrnice, neboť potřebujeme jen čtyři přístupy do paměti ( A * B + C = D -> 3x LOAD, 1x STORE) místo šesti (A * B = X, X + D = E -> 4xLOAD, 2x STORE)
• větší přesnost výsledku, protože se po násobení instrukce neprovádí zaokrouhlování

Využití této instrukce je zejména u maticových operací, např. v grafice.
Instrukce je implementována pomocí tzv. multiply-add-fused jednotky (MAF). K provedení operace dochází ve dvou fázích instrukční pipeline - FPEX1 a FPEX2. V prvním kroku jsou čísla vynásobena a ve druhém je zároveň provedena normalizace výsledku i přičtení třetího operandu. Při klasickém sčítání se musí počkat na výsledek sčítačky a teprve pro tento výsledek provést normalizaci, tedy LZD, pomocí posuvu. Viz obr Místo toho se používá obvod LZA, který detekuje, o kolik se má výsledek posunout, rovnou z operandů. Princip činnosti LZA je podobný sčítačce s predikcí přenosu, což je výhodné, protože samotná sčítačka je právě takto realizována a nedochází k přílišnému zvýšení složitosti obvodu.

Obr. Porovnání obvodů LZA a LZD

Uvedeme zde příklad na využití instrukce multiply-add, který slouží zároveň jako příklad využití paralelní práce jednotek procesoru:
Výpočet následující transformace (x a y mohou být prvky pole hodnot, přepočítávané do nového pole x', y' ):

x’ = a11*x + a12*y + b1
y’ = a21*x + a22*y + b2

loop:    lfdu fp0,x(i)     # load and update floating point register
fma      fp3,fp1,a11,b1    # instrukce multiply-add
lfdu     fp2,y(i)          # další load and update FPR
fma      fp4,fp2,a22,b2
fma      fp3,fp2,a12,fp4
stfdu    fp3,x'(i)         # store and update register
fma      fp4,fp1,a21,fp4
stfdu    fp4,y'(i)
bc       loop              # branch and count

Tato část kódu obsahuje 9 instrukcí, z toho 4 instrukce pro FXU (lfdu, stfdu), 4 instrukce pro FPU (fma) a jednu instrukci pro BU (bc). Celkem se provádí 13 různých operací. Všechny instrukce se ale na RS/6000 provedou jen během čtyř instrukčních časů pro každou iteraci cyklu, a to právě díky paralelní práci jednotek.

Načtení hodnoty do registru FPU vytváří pro tento registr novou hodnotu. Nastává zde ale problém, pokud je původní hodnota registru stále využívána. Proto RS/6000 zavádí mechanismus přejmenování registrů, a to přidáním některých registrů "navíc," které se využijí jako paměť pro nové hodnoty, aby se nemuselo čekat na uvolnění využívaného registru. Pokud jsou v průběhu zpracovávání instrukcí ještě volné fyzické registry - celkem jich je k dispozici 40, mohou se data ukládat do některého z nich. Pokud jsou všechny zaplněny, přestane jednotka FXU načítat a čeká na uvolnění. Princip přejmenovávání registrů je na následujícím obrázku:

Obr. Princip přejmenovávání registrů

Popis jednotlivých částí:

R0,R1 jsou registry, do kterých přichází instrukce z instrukční cache. OP je opcode instrukce, T je cílový registr, který je "kandidátem" na přejmenování, a S1, S2, S3 jsou zdrojové registry.
Map table je 6 bitové pole o 32 položkách. Každá položka obsahuje číslo fyzického registru (tag), který odpovídá příslušnému logickému registru. Např. pokud položka pro registr 12 je 38, potom fyzický registr 38 obsahuje data logického registru 12.
Free list - seznam volných registrů - je kruhová fronta o kapacitě 8 registrů obsahující právě nepřiřazené fyzické registry. Při inicializaci je map table nastavena na identitu - registry 0-31 - a zbývající registry č. 32-39 jsou umístěny do seznamu volných registrů.
PTRQ (Pending-Target Return Queue) je seznam vrácených registrů - opět kruhová fronta o kapacitě 8 registrů. Obsahuje fyzické registry použité instrukcemi, které jsou právě dekódovány nebo jsou v IDB. Tyto registry budou uvolněny při ukončení dekódování instrukce. Kromě ukazatelů na začátek a konec fronty má fronta další ukazatel (release pointer), který uchovává čísla fyzických registrů v PTRQ, dokud se všechny dřívější aritmetické instrukce, které mohly požadovat data v korespondujícím fyzickém registru, nedekódují.
Decode - dekódování - obsahuje instrukci, která je právě dekódována.
IDB - Instruction Decode Buffer je vyrovnávací paměť, kde jsou uloženy instrukce, které prošly přejmenováním registrů, ale ještě nemohou být dekódovány (např. proto, že Decode ještě není volné). Stejně jako pole pro dekódování, IDB obsahuje položky LC a SC (load/store count). Při dekódování je LC použit ke zvýšení release pointeru v PTRQ pro uvolnění registrů do Free listu. SC má podobný význam u PSQ, kde zvyšuje release pointer PSQ (viz níže) pro umožnění dalších FP store operací.
BUSY a BYPASS registry obsahují číslo cílového registru instrukce v první a druhé fázi vykonávání
OLQ (Outstanding Load Queue) obsahuje číslo fyzického registru příští instrukce FPU načítání, do kterého budou načtena data z datové cache. Zamezuje dekódování instrukcí, pokud požadují data, která se z datové cache ještě nenačetla.
PSQ (Pending-Store Queue) - zde jsou uloženy store instrukce po přejmenování registrů. Díky tomu nemusí instrukce projít fází dekódování. Instrukce zůstávají ve frontě, dokud nejsou uvolněny při dekódování aritmetické instrukce. Po uvolnění mohou být provedeny, jestliže jsou jejich data přístupná.

Poté, co instrukce přijdou do přejmenovávací fáze, se další chování jednotky řídí podle typů instrukcí, které jsou v registrech R0 a R1.
U aritmetických FP instrukcí nedochází ke změně mapovací tabulky. Instrukce přechází do dekódovací fáze. Jestli aritmetická instrukce je v registru R1, LC a SC položky jsou nastaveny na nulu. Jestli je v R0, LC nebo CS jsou nastaveny na 1 podle toho, zda je v R1 load či store instrukce.
U store instrukcí je cílový registr přejmenován na příslušný fyzický registr a instrukce je vložena do PSQ. Zde čeká, dokud není hodnota, která má být instrukcí uložena, k dispozici.
U load instrukcí se provádí aktualizace mapovací tabulky, protože se definuje nová hodnota logického registru. Tag příslušející cílovému registru se vloží do PTRQ a do mapovací tabulky se zapíše tag z počátku fronty volných registrů (Free list). Pokud je fronta prázdná, FXU přeruší vykonávání instrukcí.

Příklad:

(instrukce se načítají po dvou do R0, R1 !)